Home > Resource > MPW Schedule
 
※ 아래의 공정일정은 사정에 따라 변경될 수 있습니다. 자세한 사항은 (여기)를 참조해 주세요.

 

구 분

공 정

칩수

신청마감

선정발표

DB마감

Die-out

비고

(15-01)

매그나칩반도체/SK 하이닉스 0.18㎛

25

14.12.29

15.01.14

15.03.02

15.08.03

매그나칩반도체/SK 하이닉스 0.35㎛

20

15.01.26

15.02.10

15.06.08

15.09.29

삼성 65nm

48

14.12.29

15.01.14

15.06.15

15.12.14

TowerJazz 0.18㎛ BCDMOS

2

14.12.29

15.01.14

15.03.02

15.07.06

TowerJazz 0.18㎛ CIS

1

15.01.26

15.02.11

15.06.15

15.10.23

 

TowerJazz 0.18㎛ SiGe

1

14.12.29

15.01.14

15.04.27

15.09.15

 

(15-02)

매그나칩반도체/SK 하이닉스 0.18㎛

25

15.01.26

15.02.10

15.05.11

15.10.12

매그나칩반도체/SK 하이닉스 0.35㎛

20

15.05.26

15.06.11

16.01.11

16.04.30

삼성 65nm

48

15.01.26

15.02.10

15.10.19

16.04.19

TowerJazz 0.18 BCDMOS

4

15.01.26

15.02.11

15.08.24

15.12.28

TowerJazz 0.18 CIS

1

15.02.23

15.03.11

15.11.23

16.03.28

(15-03)

매그나칩반도체/SK 하이닉스 0.18㎛

25

15.01.26

15.02.10

15.05.11

15.10.12

삼성 65nm

48

15.04.20

15.05.06

16.01.18

16.07.18

TowerJazz 0.18 BCDMOS

4

15.02.23

15.03.11

15.11.30

16.04.04

(15-04)

매그나칩반도체/SK 하이닉스 0.18㎛

25

15.01.26

15.02.10

15.09.07

16.02.01

(15-05)

매그나칩반도체/SK 하이닉스 0.18㎛

25

15.02.23

15.03.11

15.12.07

16.05.09

#1233, School of Electrical Engineering, KAIST, 291 Daehak-ro (373-1 Guseong-dong), Yuseong-gu,
Daejeon 34141, Republic of Korea / Tel. +82-42-350-8068 / Fax. +82-42-350-3410 / Mail: sslmaster@kaist.ac.kr
Copyright (C) 2017, SEMICONDUCTOR SYSTEM LAB., All Rights Reserved.