본문 바로가기
로그인

CLASS

Semiconductor System Lab

Through this homepage, we would like to share our sweats, pains,
excitements and experiences with you.

Q&A INFO

MOSFET에서 n+ 도핑 이유

페이지 정보

작성자 김경하 댓글 1건 조회 5,803회 작성일 20-05-15 01:43

본문

사진처럼 MOSFET에서 source와 drain을 n+로 도핑하는게 보통인데, 그 이유가 저항을 낮춰주고 off 전류를 낮춰주기 위함이라는데 이 이유가 이해 가질 않습니다ㅠㅠ 알려주시면 감사하겠습니다.

댓글목록

정규준님의 댓글

정규준 작성일

Source랑 Drain의 도핑 농도를 높이는 이유에는 여러 가지가 있는 것으로 알고 있습니다.

1. 저항 감소
    전류가 Drain에서 Source로 흐를 때, Drain과 Source의 내부 저항이 크면, Drain과 Source에서의 전압 강하가 일어나게 됩니다. 도핑 농도를 높인다는 것은 금속의 성질을 가진다고 생각할 수 있고(캐리어가 많으니), 따라서 저항이 낮다고 생각할 수 있습니다. rd와 rs가 감소하면 손실되는 양이 적어지니 도핑 농도를 높여줍니다.

2. OFF 전류의 감소
    Ideal한 MOSFET의 전류의 흐름은 D->S로만 흘러야 합니다. (그림에서 수평 방향으로 흘러야 합니다.) 하지만 Drain이나 Source에서 substrate로 흐르는 전류가 발생하게 되는데(그림에서 수직 방향으로 흐르는 전류), 이러한 전류를 leakage current라고 합니다. OFF 전류라는것은 MOSFET을 끄고 싶을 때도 전류가 새어나오는 현상인데, 이렇게 되면 정확한 신호 전달이 어려워 질 수 있습니다.
    p-type 기판과 n+ 타입을 다이오드로 생각해 보면, Source, Drain과 Substrate 사이에 큰 공핍층이 형성된다고 생각할 수 있습니다. S, D의 도핑 농도를 높이면 이러한 수직 방향으로의 새어나가는 전류를 막을 수 있습니다.

3. Contact Resistance의 감소
    Contact resistance가 감소하여 Schottkey contact가 아닌 Ohmic contact를 만들 수 있습니다. 전류를 잘 흐르게 만든다고 생각하시면 될 것 같습니다.

이와 같은 이유로, MOSFET을 만들 때 S나 D의 도핑 농도는 10^20 정도로, 기판은 10^14~15 정도로 보통 implant 합니다.

부족한 지식이지만 도움이 되셨으면 합니다. 틀린 부분이 있으면 지적해 주시면 감사하겠습니다.

Address#1233, School of Electrical Engineering, KAIST, 291 Daehak-ro (373-1 Guseong-dong), Yuseong-gu, Daejeon 34141, Republic of Korea
Tel +82-42-350-8068 Fax +82-42-350-3410E-mail sslmaster@kaist.ac.kr·© SSL. All Rights Reserved.·Design by NSTAR