본문 바로가기
로그인

CLASS

Semiconductor System Lab

Through this homepage, we would like to share our sweats, pains,
excitements and experiences with you.

Q&A INFO

About the Final Project

페이지 정보

작성자 정규준 댓글 1건 조회 579회 작성일 20-06-05 15:37

본문

안녕하세요. Final Project와 관련하여 여쭈어 볼 것이 있어 게시글을 작성하였습니다.

혹시 회로를 구성할 때 MOS의 선폭 (e.g., 180nm process) 등과 같은 MOS의 parameter등은

Pspice Project 1에서와 같은 parameter로 설정하면 되는지 궁금합니다.

혹은 이전 과제의 Design Guide와 같이 추가적인 메뉴얼이 공지가 되는지 여부를 알려주시면 감사하겠습니다.




감사합니다.

댓글목록

TA님의 댓글

TA 작성일

같은 parameter로 선택하시면 됩니다.

Address#1233, School of Electrical Engineering, KAIST, 291 Daehak-ro (373-1 Guseong-dong), Yuseong-gu, Daejeon 34141, Republic of Korea
Tel +82-42-350-8068 Fax +82-42-350-3410E-mail sslmaster@kaist.ac.kr·© SSL. All Rights Reserved.·Design by NSTAR